Vorlesungsgliederung

Vorlesung im Wintersemester 2004/05

Zeit
Freitags, 8 Uhr c.t., D028

Vorlesungsbeginn: Freitag, 29.10.2004

Dozent

  Prof. Dr. Christoph Steigner

Vorlesungsgliederung

  1. Das Prinzip der von Neumann Architektur
    1.1 Prozessor und Speicher
    1.2 Kode und Daten
    1.3 Zustands-Übergangs-Semantik
    1.4 Die globale Variable und der Seiteneffekt
    1.5 Vorteile und Nachteile des von Neumann Prinzips
    1.6 Andere Architekturen
     
  2. Assembler Programmierung
    2.1 Das Programmiermodell
    2.2 Registersatz
    2.3 Befehlsformate, Datentypen, Datenwerte, Opcode
    2.4 Adressierungsarten, Byteadressierung
    2.5 Der MIPS-Prozessor
    2.6 Der MIPS-Befehlsatz
    2.7 Der SPIM-Assembler
    2.8 Unterprogramme
    2.9 Rekursive Unterprogramme
    2.10 Speichernutzung
    2.11 Beispielprogramme
     
  3. Aktuelle Prozessorarchitekturen
    3.1 RISC-Architekturen
    3.1.1 Der reduzierte Befehlssatz Pipelining
    3.1.2 Pipelining, Pipeline Hazards
    3.1.3 Delayed Branching
    3.1.4 Load-Store Architektur
    3.2 Superskalare Architekturen
    3.2.1 Belegungs-Matrix, Konflikte
    3.2.2 Mehrfach Pipelines
    3.2.3 Scoreboarding
    3.2.4 Predication, Speculation
     
  4. Unterbrüche, Sperren, Synchronisationsmittel und Prozessumschaltung
    4.1 Programmunterbrechungen
    4.2 Unterbrechungsarten
    4.3 Prioritäten
    4.4 Speicherschutz, User/Supervisormode
    4.5 Unterbrechungsannahme
    4.6 Wiedereintrittsfeste Prozeduren
    4.7 Synchronisationsmittel
    4.8 Prozesse
    4.9 Prozess-Umschaltung
    4.10 Deadlocks
     
  5. Speicherverwaltung
    5.1 Speicherhierarchie
    5.2 Das Lokalitätsprinzip
    5.3 Cache-Memories
    5.4 Cache-Adressierung
    5.5 Cache-Control
    5.6 Cache-Kohärenz
    5.7 Alterungsmechanismen für Cache Memories
    5.8 Das MESI-Protokoll
    5.9 Virtuelle Speicher
    5.10 Programmierung ohne Seitenverwaltung
    5.11 Mehrfachprogrammierung mit festen Partitionen
    5.12 Seitenverwaltung
    5.13 Segmentierung
    5.14 Segmentierte Seitenverwaltung
    5.15 TLB (Translation Lookaside Buffer)
    5.16 Alterungsmechanismen für virtuelle Speicher
    5.17 Bitmaps
    5.19 Linkes Lists
     
  6. Bus-Systeme
    6.1 Datentransport, Bus Hierarchie, Partitionierung, Bustransaktionen, Adressierung
    6.2 Synchrone Protokolle, Asynchrone Protokolle
    6.3 PCI (Peripheral Component Interconnect)
    6.4 ISA/EISA (ISA = Industry Standard Architecture Extended ISA)
     
  7. Ein-/Ausgabe
    7.1 Adressierungsmethoden
    7.2 Programmierte Ein-/Ausgabe
    7.3 Ein-/Ausgabe mit Interrupts
    7.4 Ein-/Ausgabe mit DMA (Direct Memory Access)
     
  8. Der Aufbau eines Personal Computers
    8.1 Grundaufbau CPU, RAM, Memory Bridge I/O Bridge
    8.2 PCI Express Architecture
    8.3 Motherboard Prozessor, Co-Prozessor, Cache RAM, Cache Controller, RAM Bank, ROM-BIOS, Timer, Tastatur-Schnittstelle, Bus-Slots
    8.4 Graphikkarte, Graphikadapter: Busschnittstelle, ROM-BIOS, Graphiksteuer-Chip, Zeichengenerator, Video-RAM
    8.5 Disk/Floppy-Controller, Busschnittstelle, Speicher-Controller, Daten-Synchronisation, Disk-Schnittstelle (SCSI oder IDE)
    8.6 Parallele Schnittstelle, Drucker Parallelschnittstelle (LPT1, Centronics)
    8.7 Serielle Schnittstelle, Modems, USB- Schnittstelle, USB- Protokoll, UART (8250/16450/16550), LAN-Adapter
    8.8 Tastatur / Maus
    8.9 Modems, Claude Shannons Law, Asymmetric Digital Subscriber Line (ADSL), Quadrature Amplitude Modulation (QAM) Carrierless Amplitude/Phase Modulation (CAP), Discrete Multi-Tone Modulation (DMT)
    8.10 Basic Input/Output System (BIOS)
     

Literaturliste

  • Dandamudi, S.P., Fundamentals of Computer Organization and Design, Springer 2003
  • Giloi, W., Rechnerarchitektur, Springer, 2. Auflage 1993
  • Hennessy,J.; Patterson,D., Computer Organization and Design, Morgan Kaufmann Publishers, 2001
  • Murdocca,M.J., Principles of Computer Architecture, Prentice Hall, 2000
  • Silberschatz, Abraham : Operating system concepts, Wiley, 2002
  • Stalling, W., Computer Organization and Architecture, Prentice Hall International, 2000
  • Tanenbaum, A.S., Structured Computer Organization, Prentice Hall International, 1999
  • Ungerer, T., Datenflussrechner, Teubner, 1993
  • Williams, R., Computer Systems Architecture - A Networking Approach, Pearson Education Limited, 2001

Scheinerwerb und Klausur

  • Der Schein zur Vorlesung kann durch die erfolgreiche Teilnahme an der Klausur erworben werden.
  • Klausurtermin ist Freitag, der 25.02.2005, 10:00 Uhr s.t. im Hörsaal D028
  • Zulassungsvoraussetzung zur Klausur ist die rechtzeitige Klausuranmeldung über MeToo.
  • Die Anmeldung zur Klausur ist verbindlich.

last modified Feb 06, 2009 10:07 PM

Kontakt